2025集成電路設(shè)計(jì)展暨第二十二屆中國(guó)國(guó)際半導(dǎo)體博覽會(huì)（IC China 2025）將于11月23—25日在北京·國(guó)家會(huì)議中心升級(jí)亮相。本屆展覽面積首次突破20,000 m2，將集中展示EDA、IP核、Fabless及設(shè)計(jì)服務(wù)最新成果，是目前國(guó)內(nèi)唯一實(shí)現(xiàn)“設(shè)計(jì)-材料-制造-封測(cè)-應(yīng)用”同館閉環(huán)的大型專業(yè)展。

展示范圍

集成電路設(shè)計(jì)

IP核：RISC-V、Arm Cortex-A/M車規(guī)級(jí)硬核/固核；PCIe 6.0、UCIe Chiplet、LPDDR5X/6 PHY；國(guó)密SM2/3/4安全I(xiàn)P；

IC設(shè)計(jì)服務(wù)：數(shù)字/模擬/混合信號(hào)SoC、嵌入式AI MCU、車規(guī)BMS、毫米波雷達(dá)前端；

嵌入式系統(tǒng)：AUTOSAR自適應(yīng)平臺(tái)、多核異構(gòu)SDK、實(shí)時(shí)操作系統(tǒng)安全認(rèn)證包。

EDA與工具鏈

先進(jìn)設(shè)計(jì)自動(dòng)化：7 nm/5 nm RTL-to-GDSII全流程、AI驅(qū)動(dòng)布局布線、云端多租戶安全EDA；

仿真與驗(yàn)證：靜態(tài)時(shí)序分析（SSTA/POCV）、電源完整性（IR-drop/EM）、UVM/SystemVerilog VIP。

測(cè)試與封裝

IC測(cè)試：112 Gbps PAM4 BER測(cè)試儀、車規(guī)AEC-Q100 Grade 0 HTOL系統(tǒng)、5 nm先進(jìn)工藝缺陷熱點(diǎn)檢測(cè)；

封裝技術(shù)：2.5D CoWoS、3DIC TSV、Fan-Out RDL、SiP系統(tǒng)級(jí)封裝、Chip-on-Wafer異構(gòu)集成。

產(chǎn)業(yè)生態(tài)

IDM/Fabless：中芯國(guó)際、華虹、華潤(rùn)微、比亞迪半導(dǎo)體等

設(shè)計(jì)制造協(xié)同平臺(tái)：DTCO數(shù)據(jù)庫、工藝PDK在線共享、封裝-系統(tǒng)級(jí)聯(lián)合仿真云。

此外，IC China2025還將同步展示半導(dǎo)體材料、半導(dǎo)體器件、第三代半導(dǎo)體、半導(dǎo)體設(shè)備、封裝測(cè)試、集成電路制造、集成電路應(yīng)用等多個(gè)環(huán)節(jié)，打造覆蓋全產(chǎn)業(yè)鏈的綜合性展示平臺(tái)。

搭建交流平臺(tái)，促進(jìn)國(guó)際合作

展會(huì)期間，將舉辦多場(chǎng)高峰論壇、技術(shù)研討會(huì)和產(chǎn)業(yè)對(duì)接活動(dòng)，邀請(qǐng)國(guó)內(nèi)外專家學(xué)者、企業(yè)代表共同探討集成電路設(shè)計(jì)領(lǐng)域的熱點(diǎn)話題，包括AI芯片設(shè)計(jì)、Chiplet技術(shù)、先進(jìn)封裝與異構(gòu)集成、國(guó)產(chǎn)EDA工具突破等，推動(dòng)產(chǎn)學(xué)研深度融合，提升中國(guó)集成電路產(chǎn)業(yè)的國(guó)際競(jìng)爭(zhēng)力。

引領(lǐng)未來趨勢(shì)，服務(wù)國(guó)家戰(zhàn)略

集成電路是國(guó)家戰(zhàn)略性新興產(chǎn)業(yè)的重要組成部分。2025年集成電路設(shè)計(jì)展不僅是一次行業(yè)盛會(huì)，更是落實(shí)國(guó)家“強(qiáng)芯強(qiáng)國(guó)”戰(zhàn)略的重要平臺(tái)。通過集中展示創(chuàng)新成果、促進(jìn)技術(shù)交流與合作，展會(huì)將為構(gòu)建安全、自主、可控的集成電路產(chǎn)業(yè)生態(tài)注入新動(dòng)能。